2005년, 석사 1년차 2학기말에 맡게된 MPW 아무것도 모르고 그냥 덤벼들어서 했었는데 지금 생각해보니.. 참 용감했다 ㅡ_-); ITSoC에서 하는 Back-end 교육 하루정도 받고 그런대로 해냈으니 다행인건가? 후후 process : Magna Chip 0.25u 2.5v language : Verilog HDL, VHDL tool : Modelsim, Design compiler, Astro, Vela, StarRC, Calibre, Antenna chip size : 5mm x 5mm target core : 16-bit fixed point DSP
DigitalFactory
2009. 1. 13. 19:14